耦合与退耦,上拉与下拉? 耦合是什么意思( 三 )


●好电容代表着高品德 。
“唯电容论”曾经盛极一时,一些厂商和媒体也刻意的把这个事情做成一个卖点 。在板卡设计中,电路设计程度是症结 。和有的厂商可以用两相供电做出比一些厂商采取四相供电更稳固的产品一样,一味的采取高价电容,不必定能做出好产品 。权衡一个产品,必定要全方位多角度的去斟酌,切不可把电容的作用有意无意的夸张 。


上拉与下拉上拉电阻:
1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就须要在TTL的输出端接上拉电阻,以进步输出高电平的值 。
2、OC门电路必需加上拉电阻,能力应用 。
3、为加大输出引脚的驱动才能,有的单片机管脚上也常应用上拉电阻 。
4、在COMS芯片上,为了防止静电造成破坏,不用的管脚不能悬空,一般接上拉电阻发生下降输入阻抗,供给泄荷通路 。
5、芯片的管脚加上拉电阻来进步输出电平,从而进步芯片输入信号的噪声容限加强抗干扰才能 。
6、进步总线的抗电磁干扰才能 。管脚悬空就比拟容易接收外界的电磁干扰 。
7、长线传输中电阻不匹配容易引起反射波干扰,加高低拉电阻是电阻匹配,有效的克制反射波干扰 。
上拉电阻阻值的选择原则包含:
1、从勤俭功耗及芯片的灌电流才能斟酌应该足够大;电阻大,电流小 。
2、从确保足够的驱动电流斟酌应该足够小;电阻小,电流大 。
3、对于高速电路,过大的上拉电创业网阻可能边缘变平缓 。综合斟酌
以上三点,通常在1k到10k之间选取 。对下拉电阻也有相似道理

耦合与退耦,上拉与下拉? 耦合是什么意思

文章插图


对上拉电阻和下拉电阻的选择应联合开关管特征和下级电路的输入特征进行设定,重要须要斟酌以下几个因素:
1. 驱动才能与功耗的平衡 。以上拉电阻为例,一般地说,上拉电阻越小,驱动才能越强,但功耗越大,设计是应注意两者之间的均衡 。
2. 下级电路的驱动需求 。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应恰当选择以能够向下级电路供给足够的电流 。
3. 高下电平的设定 。不同电路的高下电平的门槛电平会有不同,电阻应恰当设定以确保能输出准确的电平 。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下 。
4. 频率特征 。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大 。上拉电阻的设定应斟酌电路在这方面的需求 。


下拉电阻的设定的原则和上拉电阻是一样的 。
OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来供给,设输入端每端口不大于100uA,设输出口驱动电流约500uA,尺度工作电压是5V,输入口的高下电平门限为0.8V(低于此值为低电平);2V(高电平门限值) 。
选上拉电阻时:
500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下,此为最小阻值,再小就拉不下来了 。如果输出口驱动电流较大,则阻值可减小,保证下拉时能低于0.8V即可 。
当输出高电平时,疏忽管子的漏电流,两输入口需200uA
200uA x15K=3V即上拉电阻压降为3V,输出口可到达2V,此阻值为最大阻值,再大就拉不到2V了 。选10K可用 。COMS门的可参考74HC系列
设计时管子的漏电流不可疏忽,IO口实际电流在不同电平下也是不同的,上述仅仅是原理,一句话概括为:输出高电平时要喂饱后面的输入口,输出低电平不要把输出口喂撑了(否则过剩的电流喂给了级联的输入口,高于低电平门限值就不可靠了)
【耦合与退耦,上拉与下拉? 耦合是什么意思】

推荐阅读