【什么是verilog 何谓verilog】
文章插图
1、Verilog是一种硬件描述语言，它最基本的功能 ， 就是把一份电路图用代码的形式表示出来，然后让计算机理解一份代码所对应的电路 。硬件描述语言有很多，现在主流的基本就是verilog，或者它的升级版systemverilog 。
2、Verilog代码和C、Java这种计算机编程语言有本质的不同 ， verilog里基本所有写出来的东西都会对应实际的电路 。声明变量的时候如果指定是一个reg，那么这个变量就有寄存数值的功能，可以综合出来一个实际的寄存器；如果指定是一段wire，那么他就只能传递数据，只是表示一条线 。在verilog里写一个判断可能就对应了一个mux，写一个for可能就是把一段电路重复好几遍（这在电路设计中是不太实用的，for语句也好像只在systemverilog中才支持） 。
推荐阅读
- 由头巾演化而来 手绢是由什么演变而来
- 什么是erp，什么是ERP系统？仓管一定要会这个吗？难不？
- 猫咪呕吐是什么情况
- 端午香囊里面放什么香料避邪
- 零七八碎的意思是什么？零七八碎的近义词英文及造句
- 什么是光触媒 啥是光触媒呢
- 什么是微视 微视是什么
- 数学中的化归是什么意思 数学中的化归的含义是什么
- 木棉花是广州的市花吗
- 黄山能看到日出云海是几月份